2026/03/07 更新

写真a

イグチ　ユキヒロ
井口　幸洋
IGUCHI YUKIHIRO
所属
学部 理工学部 専任教授
職名
専任教授
外部リンク

学位

  • 工学博士 （ 明治大学 ）

学歴

  • 放送大学   教養学部   発達と教育専攻

    2001年10月 - 2012年9月

    　 詳細を見る

    国・地域： 日本国

    researchmap

  • 明治大学   工学研究科   電気工学

    1984年4月 - 1987年3月

    　 詳細を見る

    国・地域： 日本国

    researchmap

  • 明治大学   工学研究科   電気工学

    1982年4月 - 1984年3月

    　 詳細を見る

    国・地域： 日本国

    researchmap

  • 明治大学   工学部   電子通信

    - 1982年3月

    　 詳細を見る

    国・地域： 日本国

    researchmap

経歴

  • 高知大学 理学部 講師

    2004年2月

    　 詳細を見る

  • 高知大学 理学部 講師

    2003年2月

    　 詳細を見る

  • 明治大学 理工学部 助教授

    2000年10月

    　 詳細を見る

  • 九州工業大学 情報工学部 私学研究員

    1996年4月 - 1997年3月

    　 詳細を見る

  • 明治大学 理工学部 専任講師

    1993年4月 - 2000年9月

    　 詳細を見る

  • 明治大学 理工学部 専任助手

    1989年4月 - 1993年3月

    　 詳細を見る

  • 明治大学 工学部 専任助手

    1987年10月 - 1989年3月

    　 詳細を見る

▼全件表示

所属学協会

委員歴

  • 多値論理研究会   委員長  

    2011年10月 - 現在   

    　 詳細を見る

  • IEICE  

    2002年   

    　 詳細を見る

    団体区分：学協会

    researchmap

  • 電子情報通信学会   論文誌D-I編集委員  

    2002年   

    　 詳細を見る

    団体区分：学協会

    researchmap

  • IEICE  

    2000年   

    　 詳細を見る

    団体区分：学協会

    researchmap

  • 電子情報通信学会   査読委員  

    2000年   

    　 詳細を見る

    団体区分：学協会

    researchmap

論文

  • A heuristic method to find linear decompositions for incompletely specified index generation functions

    Tsutomu Sasao, Yuta Urano, Yukihiro Iguchi

    The 18th workshop on Synthesis and system Integration of Mixed Information Technologies   143-148   2013年10月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • A Method of Selecting Radices for Non-binary Successive Approximation A/D Converters

    Tsutomu Habara, Yukihiro Iguchi

    Workshop notes of 22nd International Workshop on Post-Binary ULSI Systems   76-77   2013年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    ノンバイナリA/Dコンバータの基数を上手に選ぶと，その出力を2進数に変換する回路を小さく構成できることを示した．

    researchmap

  • A realization method of fast and dependable programmable logic controllers

    R. Kawaguchi, Y. Yamada, K. Takahashi, Y. Urano, Y. Iguchi

    Proc. of WRTLT'12   2012年11月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    This paper proposes a realization method of fast and dependable PLCs (programmable logic controllers). Many functions in PLCs consist of combinations of logic instructions. We can express them using logic functions. <br />
    Meanwhile all four-variable logic functions are classified into 222 equivalence classes by the NPN-equivalence relation. We store their 222 functions into a memory block by a truth table. We call it ``4-input universal logic memory (4-ULM)&quot;. We propose high-speed PLC emulators having many 4-ULMs (4-input universal logic, which can emulate PLCs with just memory accessing. We can realize 100--200 times faster PLC emulators than a commercial PLC. This paper also proposes how to realize the dependability.

    researchmap

  • A Realization Method of Forward Converters from Multiple-Precision Binary Numbers to Residue Numbers with Arbitrary Mutable Modulus

    Koki Shirakawa, Takashi Uemura, Yukihiro Iguchi

    2011 41ST IEEE INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC (ISMVL)   268 - 273   2011年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1109/ISMVL.2011.48

    Web of Science

    researchmap

  • A realization method of fast programmable logic controllers

    Kenji Takahashi, Yuji Matsuda, Y. Iguchi

    Notes of SEAA2010/DSD2010 Work in Progress Session   3-4   2010年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    This paper presents a realization method of fast programmable logic controllers. We developed the prototype system which is 40 times faster than the commercial PLC, KV-1000.

    researchmap

  • A realization method of forward converters from multiple-precision binary numbers to residue numbers with arbitrary modulus

    Koki Shirakawa, Takashi Uemura, Yukihiro Iguchi

    Notes of SEAA2010/DSD2010 Work in Progress Session   1-2   2010年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    This paper presents a realization method of forward converters from multiple-precision binary numbers to residue numbers. Single-precision forward converters use conversion tables realized with memories. However, multiple-precision, e.g. more than 1024 bits, forward converters require huge memories.

    researchmap

  • Development of nonlinear filter bank system for real-time beautification of facial video using GPGPU

    Akira Yoda, Yukihiro Iguchi, Kaoru Arakawa

    ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies   18 - 23   2010年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1109/ISCIT.2010.5664920

    Scopus

    researchmap

  • On the complexity of single-digit error detection function in redundant residue number system

    T. Sasao, Y. Iguchi

    Proc. of 10th EUROMICRO Conference on Digital System Design, Architectures, Methods and Tools   2008年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    This paper considers a single-digit error detection in a<br />
    Redundant Residue Number System (RRNS). Let f be the fnction that denotes the set of legitimate codes of an RRNS.<br />
    To analyze the complexity of the error detection circuit,<br />
    C-measure, the maximum value of the column multiplicity<br />
    for f is considered. We show that the C-measure is much<br />
    smaller than the dynamic range of the RRNS. In this way,<br />
    we show that f can be implemented by a small Look-up table<br />
    (LUT) cascade.

    DOI： 10.1109/DSD.2008.25

    researchmap

  • On designs of radix converters using arithmetic decompositions

    Y. Iguchi, T. Sasao, M. Matsuura

    Journal of Multiple-Valued Logic   13 ( 4-6 )   503-520   2007年11月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    2進数から10進数への基数変換回路の構成法を提案した. LUTカスケード, 2進加算器, 10進加算器とを組み合わせることでコンパクトに高速な回路を構成できることを示した. また, 回路の理論的な裏づけとなるWS関数 (Weighted Sum Function)の性質を数学的に証明している.

    DOI： 10.1109/ISMVL.2007.39

    researchmap

  • Design methods of radix converters using arithmetic decompositions

    Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura

    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS   E90D ( 6 )   905 - 914   2007年6月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    DOI： 10.1093/ietisy/e90-d.6.905

    Web of Science

    researchmap

  • On designs of radix converters using arithmetic decompositions

    Y. Iguchi, T. Sasao, M. Matsuura

    IEEE, Proc. of 37th Int'l Symposium on Multiple-Valued Logic (ISMVL-2007)   2007年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    2進数から10進数への基数変換回路を算術分解に基づくコンパクトな構成方法を提案した.

    DOI： 10.1109/ISMVL.2007.39

    researchmap

  • On designs of radix converters using arithmetic decompositions

    On designs of, radix converters using arithmetic decompositions

    IEEE Proc. of ISMVL-2006   2006年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    算術分解に基づいた基数変換回路の構成法を提案し，FPGA上に実装する方法について述べている．

    DOI： 10.1109/ISMVL.2006.31

    researchmap

  • A memory-based programmable logic device using look-up table cascade with synchronous static random access memories

    Kazuyuki Nakamura, Tsutomu Sasao, Munehiro Matsuura, Katsumasa Tanaka, Kenichi Yoshizumi, Hiroki Nakahara, Yukihiro Iguchi

    JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS   45 ( 4B )   3295 - 3300   2006年4月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    DOI： 10.1143/JJAP.45.3295

    Web of Science

    researchmap

  • A design of AES encryption circuit with 128-bit keys using look-up table ring on FPGA

    H Qin, T Sasao, Y Iguchi

    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS   E89D ( 3 )   1139 - 1147   2006年3月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    DOI： 10.1093/ietisy/e89-d.3.1139

    Web of Science

    researchmap

  • On LUT cascade realizations of FIR filters

    T. Sasao, Y. Iguchi, T. Suzuki

    Proc of Digital System Design (DSD) 2005   2005年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    LUTカスケードと算術分解を用いてFIRフィルタを構成する方法を提案した。

    DOI： 10.1109/DSD.2005.82

    researchmap

  • LUT cascades and emulators for realizations of logic functions

    T. Sasao, Y. Iguchi, M. Matsuura

    Proc. of RM2005   2005年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Hardware to compute Walsh coefficients

    Y. Iguchi, T. Sasao

    Proc. of IEEE International Symposium on Multiple-Valued Logic-2005   2005年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    Walsh変換を行う専用回路の提案を行い、FPGA上に実装した。ハイエンドのFPGAで14変数までの論理関数のWalsh変換を行えることを示した。また、14変数の場合、Pentium M上での実行より約1200倍高速に実行できることを示した。

    researchmap

  • Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs

    K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Qin, Y. Iguchi

    Cool Chips VIII, IEEE Symposium on Low-Power and High-Speed Chips   2005年4月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    LUTカスケードチップについて述べる。

    researchmap

  • An FPGA design of AES encryption circuit with 128-bit keys

    H. Qin, T. Sasao, Y. Iguchi

    Proc. of GLSVLSI 2005   147-151   2005年4月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    FPGA内部の組込みメモリを活用したAES暗号の生成回路の構成法を提案する．

    researchmap

  • A realization of multiple-output functions by a look-up table ring," IEICE Transactions on Fundamentals of Electronics

    H. Qin, T. Sasao, M. Matsuura, K. Nakamura, S. Nagayama, Y. Iguchi

    IEICE Transactions on Fundamentals of Electronics   E87-A ( 12 )   3141-3150   2004年12月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • Realization of sequential circuits by look-up table ring

    T. Sasao, H. Nakahara, M. Matsuura, Y. Iguchi

    Proc of IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2004)   2004年7月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    An architecture of LUT rings, which emulate LUT cascades, was proposed. It can emulate sequencial logic circuits.

    researchmap

  • A method to evaluate logic functions in the presence of unknown inputs using LUT cascades,

    IEEE Proc. of 34th International Symposium on Multiple-Valued Logic   pp.302--308   2004年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    LUTカスケードアーキテクチャを用いて３値シミュレーションを精確に計算する方法を提案し、その有効性を計算機実験によって示している。

    researchmap

  • Fault diagnosis for RAMs using Walsh spectrum

    Atsumu ISENO, Yukihiro IGUCHI, Tsutomu SASAO

    IEICE Trans. Information and Systems,   E87-D ( No.3 )   2004年4月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    半導体メモリのフェイルビットマップを論理関数とみなし、それのWalshスペクトラムにより故障解析を行う方法を提案する。単一縮退故障の場合、Walshスペクトラムの０次と１次の項だけで故障の原因と位置を特定できることを示し、０次と１次の項を求めるハードウェア向きの高速な方法を提案している。

    researchmap

  • Fault diagnosis for RAMs using Walsh spectrum

    A. Iseno, Y. Iguchi, T. Sasao

    Note of 6th International Symposium on Representations and Methodology of Future Computing Technologies (Reed-Muller 2003)   2003年3月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Evaluation of multiple-output logic functions using decision diagrams

    Y. Iguchi, T. Sasao, M. Matsuura

    Proc. of ASP-DAC 2003, (Asia and South Pacific Design Automation Conference 2003),   2003年1月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1109/ASPDAC.2003.1195034

    researchmap

  • A design method for irredundant cascades

    T. Sasao, M. Matsuura, Y. Iguchi

    Proc. of International Symposium on New Paradigm VLSI Computing, Sendai   2002年12月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Bi-partition of shared binary decision diagrams

    M. Matsuura, T. Sasao, J.T. Butler, Y. Iguchi

    IEICE Transactions on Fundamentals of Electronics   VolE85-A ( 12 )   2693-2700   2002年12月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • Comparision of decision diagrams for multiple-output logic functions

    T. Sasao, Y. Iguchi, M. Matsuura

    International Workshop on Logic and Synthesis (IWLS2002)   2002年6月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Representations of logic functions using QRMDDs

    S. Nagayama, T. Sasao, Y. Iguchi, M. Matsuura

    IEEE Proc. of 32nd International Symposium on Multiple-Valued Logic (ISMVL-2002)   2002年5月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • A Method for Storing Fail Bit Maps in Burn-in Memory Testers

    A. Iseno, Y. Iguchi

    Proc. of the The First IEEE International Workshop on Electronic Design, Test and Applications   2002年1月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1109/DELTA.2002.994603

    researchmap

  • Compact BDD representations for multiple-output functions and their applications to embedded system

    T. Sasao, M. Matsuura, Y. Iguchi, S. Nagayama

    IFIP VLSI-SOC'01   2001年12月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Bi-partition of shared binary decision diagrams

    M. Matsuura, T. Sasao, J.T. Butler, Y. Iguchi

    SASIMI-2001   2001年10月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • Realization of multiple-output functions by reconfigurable cascades

    Y. Iguchi, T. Sasao, M. Matsuura

    IEEE Proc. of International Conference on Computer Design :VLSI in Computers & Processors (ICCD-2001)   2001年9月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • A cascade realization of multiple-output function for reconfigurable hardware

    T. Sasao, M. Matsuura, Y. Iguchi

    International Workshop on Logic and Synthesis (IWLS01),   2001年6月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • 決定グラフに基づく論理関数の評価システム

    井口, 笹尾, 松浦, 伊勢野

    電子情報通信学会論文誌   Vol.J84-DI ( 6 )   523-530   2001年6月

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • 大規模半導体メモリの故障情報格納アルゴリズム

    伊勢野総, 井口幸洋, 青木貴史, 横山治男, 日本エンジニアリング

    明治大学科学技術研究所明治大学技研紀要   第38冊・No.6   59-67 - 69   2000年6月

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）   出版者・発行元：明治大学  

    Although fail-bitmaps for megabit RAMs are useful, many magabit RAMs are needed to store them in a burn-in tester. In this paper, we present an efficient algorithm to store fail-bitmaps. We also design a hardware to implement the algorithm using VHDL.

    CiNii Research

    researchmap

  • A hardware simulation engine based on decision diagrams

    Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura, Atsumu Iseno

    Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC   73 - 76   2000年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1145/368434.368525

    Scopus

    researchmap

  • Implementation of Multiple-Output Logic Functions based on PQMDDs

    Yukihiro IGUCHI(Meiji Uni, Tsutomu SASAO(Kyushu, Institute of Technology, Munehiro MATSUURA(Kyushu, Institute of Technology

    Proc of International Symposium on Multiple Valued Logic   2000年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • 入力の一部が不明である場合の論理関数のハードウェアを用いた評価法

    井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総

    電子情報通信学会電子情報通信学会論文誌D-1   Vol.J-82-D-1・No.7   834-842   1999年7月

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • Realization of Regular Ternary Logic Functions using Double-Rail Logic

    Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura, Atsumu Iseno

    Proc.of ASP-DAC'99   372   1999年1月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    researchmap

  • On Properties of Kleene TDDS

    IEICE Trans INF and Systems   E81-D ( 7 )   1998年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • On Decomposition of Kleene TDDS

    Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura

    IEEE Proc.of 6th Asian Test Symposium   417(234-239)   1997年11月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

    DOI： 10.1109/ATS.1997.643964

    researchmap

  • On Properties of kleene TDDs

    Yukihiro Iguchi, 笹尾勤, 松浦宗寛

    IEICE , IPSJ , ACM , and IEEEProc.Of ASP-DAC'97   473-476   1997年1月

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • 不確定入力に対する論理関数の値の定義とその計算アルゴリズム

    井口幸洋, 向殿政男

    明治大学理工学研究報告   第9号   37-47   1993年

    　詳細を見る

    記述言語：日本語  

    researchmap

  • 静的論理ハザードの構成問題とその最小化

    井口幸洋, 向殿政男

    電子情報通信学会論文誌   76-D No.12   655-665   1993年

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • 二分決定木を用いた不確定入力に対する論理関数の値の計算アルゴリズム

    井口幸洋, 向殿政男

    明治大学理工学研究報告   第9号   49-61   1993年

    　詳細を見る

    記述言語：日本語  

    researchmap

  • Maximum PLA folding using inverters

    Yukihiro Iguchi, 向殿政男

    Scripta Technica,IncSystems and Computers in Japan   Vol.20 No.4   1-8   1989年

    　詳細を見る

    記述言語：英語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • PLAのインバータを用いた最適畳み込み

    井口幸洋, 向殿政男

    電子情報通信学会論文誌   71-D NO.4   693-700   1987年

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • FPLAのワンカット行畳み込み

    井口幸洋, 向殿政男

    情報処理学会論文誌   27-12   1155-1161   1986年12月

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

  • PLAのインバータを用いた畳み込み

    井口幸洋, 向殿政男

    情報処理学会論文誌   27-8   829-836   1986年8月

    　詳細を見る

    記述言語：日本語   掲載種別：研究論文（学術雑誌）  

    researchmap

▼全件表示

書籍等出版物

  • LSIテスティングハンドブック

    LSIテスティング学会編, 中前他分担執筆, 井口他（ 担当： 共著）

    オーム社  2008年11月  （ ISBN:9784274206320 ）

    　詳細を見る

    記述言語：日本語   著書種別：学術書

    LSI（Large Scale Integrated Circuits: 大規模集積回路）の規模の増大にしたがい，テスト（検査）のコストが増大している．これらに対する様々な手法などを網羅している時点である．

    researchmap

講演・口頭発表等

  • FPGAによる遠赤外線画像歩行者行動検出システム

    下田 聖, 竹内信喜, 井口幸洋, 小野 治

    平成25年電気学会全国大会  2013年3月  電気学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    遠赤外線カメラの画像から人間の温度分布の特徴を利用し、視認が困難な状況下においても歩行者および歩行者の行動を検出するシステムを提案する。またこのシステムをFPGAに実装する事で、消費電力やコストの改善及びリアルタイム処理を行う。本研究では、道路を横断する歩行者に対しての検出率の向上が見られたため報告する。ある横向きの歩行者が存在する画像に対して、検出処理回路を50[Mhz]で動作させた場合、実行時間は約2.2[ms]であった。この値は歩行者の行動認識をリアルタイム処理可能にする十分な速度である。また消費電力は837[mW]、その歩行者が画面上に現れてる際の検出率は90[%]であった。

    researchmap

  • 逐次比較型1.9 ビットA/D コンバータ出力から2 進数への変換回路の構成法

    羽原務, 井口幸洋

    総合全国大会 情報システムソサエティ特別企画  2013年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    ノンバイナリ逐次比較型A/Dコンバータの出力を，2進数に変換する方法を提案する．さらに，基数を上手に選ぶことで基数変換回路が簡単になることを示す．

    researchmap

  • ノンバイナリA/Dコンバータ出力から2進数へ変換する方法について

    井口幸洋, 羽原務

    Design and Test Colloquium (DTC'13)  2013年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    ノンバイナリ逐次比較型A/Dコンバータ出力を2進数に変換する方法について提案する．基数1.9に近い値で，分母に2のべき乗を，分子に２のべき乗＋１を選択することで基数変換回路が簡単になることを示した．

    researchmap

  • 有害画像の判定方法とその実装(2)

    古谷竜実, 高山朱門, 井口幸洋

    第26回多値論理とその応用研究会  2013年1月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    有害静止画像を識別するために種々の方法を組み合わせる場合，識別が難しい画像が存在する．それを要検討画像として，有害，無害，要検討の3値で学習をする方法を提案し，実際に有害静止画像を判定するシステムの性能について述べる．

    researchmap

  • MSP430を用いた超低消費電力高速プログラマブル・ロジック・コントローラの提案

    山田陽平, 浦野雄太, 井口幸洋

    第14回DSPS教育会議  2012年9月 

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    PLCのプログラムを計算済みの変数の値が限られている（０または１）であることを利用して，場合分けしたプログラムコードを生成し，高速化を図る方法を提案した．TI社のMSP430に実装し効果を示した．

    researchmap

  • 高速プログラマブル・ロジック・コントローラの実現法(7)

    石田篤志, 山田陽平, 川口亮二, 井口幸洋

    総合全国大会  2012年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    高速なPLCエミュレータは主に論理演算を行うが，それに算術演算を高速に実行できるユニットとして専用MPUを提案した．

    researchmap

  • 遠赤外線画像による歩行者検出システムのFPGAによる実現

    茅原健悟, 井口幸洋, 小野治

    総合全国大会 情報システムソサエティ特別企画  2012年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    遠赤外線カメラで取得した画像から人を識別するシステムをFPGAを用いて実現したので報告する．

    researchmap

  • 1.9ビットＡ／Ｄコンバータ出力から２進数への変換について

    Design and Test Colloquium (DTC'12)  2012年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    ノンバイナリA/Dコンバータ出力を2進数に変換する方法を提案する．基本はルックアップテーブルになるわけだが，補間をすることでより少ないメモリ容量で実現できることを示す．

    researchmap

  • 高速ＰＬＣ用コンパイラの実現

    山田陽平, 高橋賢治, 石田篤志, 井口幸洋

    第25回多値論理とその応用研究会講演プログラム  2012年1月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    高速なPLCエミュレータ用のコンパイラを作成したので報告する．

    researchmap

  • 有害画像の検出方法とその実装

    古谷竜実, 伊藤一輝, 北見謙典, 井口幸洋

    第25回多値論理とその応用研究会講演プログラム  2012年1月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    有害静止画像を検出する方法について紹介した．例えば，肌色の割合のみでの識別が難しかった陰部の静止画像とラーメンなどの静止画像とでは特徴点を利用すると識別ができることなどを示した．

    researchmap

  • プログラマブル・ロジック・コントローラのＮＰＮ同値類を利用した高速化

    山田陽平, 高橋賢治, 石田篤志, 井口幸洋

    第34回多値論理フォーラム  2011年9月  多値論理研究会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    4変数の全ての論理関数はNPN同値類を用いると222種類に整理できる．これを使って，任意の4変数論理関数を実現するユニットを多数搭載してPLCを高速化する方法を提案する．

    researchmap

  • GPUを用いたε-フィルタバンク顔画像美肌化処理システムの動的実現法

    依田融, 井口幸洋, 荒川薫

    第13回DSPS教育者会議  2011年9月  ディジタル信号処理の教育を考える会主催，IEEE CAS Society Japan Chapter and IEEE SP Society Japan Chapter共催

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    GPUを使って顔画像美肌化システムを実現した．開発にはCUDAを用いており，フィルタの特性は我々の研究グループが提案しているFDL(Filter Description Language)で記述し，それを即座にコンパイルし，実行時に変更することが可能なシステムを提案した．デモンストレーションも行った．

    researchmap

  • ε-フィルタバンクを用いた顔画像美肌化処理システムのFPGAによる実現

    西川博貴, 依田融, 井口幸洋, 荒川薫

    第13回DSPS教育者会議  2011年9月  ディジタル信号処理の教育を考える会主催，IEEE CAS Society Japan Chapter and IEEE SP Society Japan Chapter共催

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    顔画像美肌化システムをFPGAで実現するシステムを開発した．フィルタ記述をFDLを用いて，それをVerilog HDLに翻訳するソフトウェアを作った．得られたＨＤＬソースをFPGA開発システムで論理合成，配置配線を行い，FPGAボードで実行を可能とする．デモンストレーションも行った．

    researchmap

  • PSoC を用いた一人暮らし高齢者見守りシステムの構築

    鈴木 潤, 茅原健悟, 西山 翼, 井口幸洋

    総合大会 情報・システムソサイエティ企画ポスターセッション  2011年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    一人暮らしの老人を支援するために，PSoCを用いたセンサネットワークを構築し，その情報をＰＣに集約し，子供世帯などがWebなどで確認するシステムを構築した．

    researchmap

  • エステティック・フィルタのFPGA を用いた実現法

    加藤雄大, 西川博貴, 井口幸洋, 荒川薫

    総合大会 情報・システムソサイエティ企画ポスターセッション  2011年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    ＣＳフィルタをＦＰＧＡで構成し，美肌化の信号処理システムを構築したので報告する．

    researchmap

  • フィルタ処理を目的としたＣＵＤＡ用コンパイラについて

    井口幸洋, 依田融

    Design and Test Colloquium (DTC'11)  2011年2月  DTC

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    CUDA上のコンパイラにつなげられる，前処理としてフィルタ用のコンパイラの作成について述べる．

    researchmap

  • GPU上のフィルタバンク再構成のためのJITコンパイラシステム

    依田融, 井口幸洋

    ハイパフォーマンスコンピューティングと計算科学シンポジウム HPCS2011  2011年1月  情報処理学会

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    美肌化を目的とした信号処理システムをGPUを用いて高速化する. フィルタの窓サイズなどの定数をコード内に埋め込み，繰り返しを展開するなどして高速化を計る方法について述べる．

    researchmap

  • 任意の基底を持つ剰余数から多倍長2進数へのリバース・コンバータの構成法

    白川宏樹, 植村貴士, 井口幸洋

    総合大会 第24回多値論理とその応用研究会  2011年1月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    任意の基底を持つ剰余数から多倍長２進数へのリバースコンバータの構成法を提案する．

    researchmap

  • 多倍長2進数から任意の基底を持つ剰余数への基底変換回路の構成法

    白川宏樹, 植村貴士, 井口幸洋

    第33回多値論理フォーラム  2010年9月  多値論理研究会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    多倍長２進数から任意の基底を持つ剰余数へのフォワードコンバータの構成法を提案した．

    researchmap

  • 高速プログラマブル・ロジック・コントローラのアーキテクチャとＦＰＧＡ実現

    井口幸洋, 笹尾勤, 松田雄二, 櫻井智康, 高橋賢治

    2009年Design & Test Colloquium(DTC'09)  2009年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    高速道さ可能なプログラマブル・ロジック・コントローラ（ＰＬＣ）の構成法を提案し，性能評価を行った

    researchmap

  • 高速プログラマブル・ロジック・コントローラの実現法(2)

    松田雄二, 櫻井智康, 高橋賢治, 田中亮平, 井口幸洋

    電子情報通信学会2009年総合大会  2009年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    メモリを複数容易することで高速で省メモリなＰＬＣを構成できることを示した．

    researchmap

  • ε-フィルタバンクのFPGA実現と顔画像美肌化への応用

    板谷晋平, 井口幸洋, 荒川 薫

    電子情報通信学会2009年総合大会  2009年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    εフィルタバンクを用いた美肌のための画像処理装置をＦＰＧＡ上に作成した

    researchmap

  • ［特別講演］FPGAの組込みメモリを活用したシステム実現

    井口幸洋

    電子情報通信学会スマートインフォメディア研究会  2009年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    メモリを論理回路として使用する実現法を中心にＦＰＧＡでシステムを実現する方法を示した

    researchmap

  • 冗長剰余数系における単一桁誤り検出回路の実現法

    井口幸洋, 笹尾勤, 清水大和, 中和仁志

    第60回ＦＴＣ研究会  2009年1月  ＦＴＣ研究会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    冗長剰余数系(RRNS)を用いた，誤り検出回路をメモリを直列多段に結合して実現するＬＵＴカスケード法が適用可能であることを示した．

    researchmap

  • ε-フィルタのFPGA実現と顔画像美肌化への応用

    板谷晋平, 馬志端, 井口幸洋, 荒川薫

    ソサエティ大会 A-20-1  2008年9月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • デジタルカメラによる太陽黒点観測システムの開発

    松本孝, 川市役所, 矢澤辰徳, 竹田育弘, 井口幸洋, 明治大学理工学部情報科

    2006年秋季年会Y10b, p. 285  2006年9月  日本天文学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 算術分解を用いた基数変換回路の構成法

    井口幸洋, 笹尾勤, 松浦宗寛

    ディペンダブルコンピューティング研究会  2006年8月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 流星の自動検出プログラムの開発

    竹田育弘, 井口幸洋

    2005年秋季年会  2005年10月  日本天文学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • Walsh係数を計算するハードウェアについて

    井口幸洋, 笹尾 勤

    VLSI設計技術研究会  2005年3月  電子情報通信学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • FIRフィルタの算術分解を用いたLUTカスケードによる実現, 電子情報通信学会 リコンフィギャラブルシステム研究会

    笹尾勤, 井口幸洋, 鈴木隆広

    2005年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • ルックアップ・テーブル・リングを用いた128ビットキーを もつＡＥＳ暗号化回路の設計,電子情報通信学会 VLSI設計技術研究会

    覃輝,笹尾勤, 井口幸洋

    2005年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • LUTカスケードアーキテクチャによるプログラム可能LSIの開発, 電子情報通信学会、第2種研究会・第8回システムLSIワークショップ, ポスターセッション

    田中克征, 吉住謙一, 中村和之, 笹尾勤, 松浦宗寛, Qin Hui, 井口 幸洋

    2004年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • LUTリングを用いたプログラマブル・コントローラの構成法 （電子情報通信学会 第2種研究会 リコンフィギャラブルシステム研究会）

    井口幸洋, 鈴木隆広, 笹尾 勤

    2004年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 順序回路型ＬＵＴカスケードによる多出力論理関数の実現(EDS&Fari University Plaza出展)

    井口幸洋, 笹尾勤, 中村和之, 松浦宗寛, 永山忍, Hui QIN

    2004年1月 

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    researchmap

  • 入力の一部が不明である場合の論理関数のＬＵＴカスケードを用いた評価法、ＦＴＣ研究会、２００４年１月２２日〜２４日、（函館）

    井口, 笹尾, 松浦

    2004年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 順序回路方式LUTカスケードについて(電子情報通信学会、第２種研究会・第７回システムLSIワークショップ）

    Quin Hui, 笹尾 勤, 松浦宗寛, 永山 忍, 中村和之, 井口幸洋

    2004年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 順序回路方式LUTカスケードにおけるメモリパッキングについて( 電子情報通信学会VLSI設計技術研究会 VLD2003-109, pp.235-240)

    草野将樹, 笹尾勤, 松浦宗寛, 井口幸洋

    2003年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 音声認識ブラウザとその生成システム(多値論理研究会第４号）

    伊勢野, 井口, 笹尾

    2003年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • LUTカスケード・アーキテクチャについて(多値論理研究会第４号）

    井口, 笹尾

    2003年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • LUTカスケードアーキテクチャについて（リコンフィギャラブルアーキテクチャ研究会熊本）

    井口, 笹尾

    2003年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • LUTカスケード・アーキテクチャについて(電気学会 電子・情報・システム部門大会、MC2-4)

    井口, 笹尾

    2003年8月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 新構造LSI―メモリ構造をした最構造可能論理素子とその論理合成法― 産学連携による九州産業クラスラー・知的クラスター合同発表会（博多）

    笹尾勤, 中村和之, 梶原誠司, 井口幸洋

    2003年5月 

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    researchmap

  • Walsh変換を用いた半導体メモリの故障診断法

    伊勢野, 井口,笹尾

    2002年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • メモリ構造をしたプログラム可能論理素子とその論理合成法

    笹尾勤, 九州工業大, 授, 中村和之, 教授, 梶原誠司, 九州工業大, 助教授, 松浦宗寛, 州, 官, 井口幸洋

    2002年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • BDD を用いた多出力論理関数の評価法に関する検討

    松浦宗寛, 井口幸洋, 笹尾勤

    2002年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • QRMDDを用いた論理関数の表現法について

    永山忍, 笹尾勤, 井口幸洋, 松浦宗寛

    2002年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 多出力関数のカスケード実現と再構成可能ハードウェアによる実現

    井口幸洋, 笹尾勤, 松浦宗寛, 永山忍

    2001年4月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • TDMによる多出力LUT回路網の実現法

    笹尾勤, 授, 松浦宗寛, 井口幸洋

    2000年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • シミュレーションエンジンの最近の状況

    井口幸洋

    2000年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 決定グラフに基づいてたシミュレーション･エンジン

    井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総

    日本エレクトロニクスショー協会EDA Techno Fair 2000 ユニバーシティプラザ大学研究室による研究発表資料集  2000年1月  日本エレクトロニクスショー協会EDA Techno Fair 2000 ユニバーシティプラザ大学研究室による研究発表資料集

    　詳細を見る

    記述言語：日本語   会議種別：ポスター発表  

    researchmap

  • バーンインメモリテスタ向き故障情報格納アルゴリズム

    伊勢野総, 井口幸洋, 横山治男, 日本エンジニアリング

    2000年 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • PQMDDを用いた多出力論理関数の実現

    井口幸洋, 笹尾勤, 松浦宗寛

    1999年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • ハードウェアを用いた論理関数の評価

    井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総

    1999年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 大規模なAND -OR論理のCPLDによる一実現法

    東健一郎, 井口幸洋, 山田輝彦

    1999年4月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 決定図に基づいたシミュレーション･エンジン

    伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛

    1999年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • サイクルベース･シミュレーション･エンジンの一構成法

    伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛

    1998年12月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 軍人将棋の思考アルゴリズムとハードウェア化の検討

    井上崇生, 井口幸洋

    1998年12月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • デバイス･シミュレーション･エンジンの一構成法

    冨田栄作, 山本利雄, 井口幸洋

    1998年12月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • サイクルベース･シミュレーション･エンジンの一構成法

    伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛

    1998年11月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 二線式論理を用いた正則三値論理関数の実現法

    井口幸洋, 笹尾勤, 松浦宗寛

    1998年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • XILINX FPGAへの接続(パルテノン講習会）

    井口幸洋, 早瀬智康, 山本利雄

    1998年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 二線式論理を用いた正則三値関数の実現法

    井口幸洋, 笹尾勤, 松浦宗寛

    1998年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 大規模なAND -OR論理をCPLDで実現する一手法

    東健一郎, 井口幸洋, 山田輝彦

    1998年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • メモリバーンイン装置のテストパターン生成･制御回路のFPGAによる実現

    井口幸洋, 来住野知臣, 横山治男

    1997年10月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • Kleene TDDの論理シミュレーションへの応用について

    井口幸洋, 笹尾勤, 松浦宗寛

    1997年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • メモリバーンイン装置のテスト生成制御回路のFPGAによる実現

    井口幸洋, 笹尾勤, 松浦宗寛

    1997年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 半導体メモリの故障情報格納法について

    井口幸洋, 笹尾勤, 青木貴史

    1997年4月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 相互に接続されたPLAに対する並列故障シミュレーション

    庄司隆夫, 森美紀, 松崎英樹, 井口幸洋, 山田輝彦

    1997年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 分解されたPLAのテスタビリティについて

    森美紀, 庄司隆夫, 松崎英樹, 井口幸洋, 山田輝彦

    1997年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • CPLD用PLAの分解についての一検討

    松島祐介, 清水郷史, 松崎英樹, 井口幸洋, 山田輝彦

    1997年3月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • Kleene TDDを用いた論理シミュレータとその評価法について

    井口幸洋, 笹尾勤, 松浦宗寛

    1997年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 相互に接続された複数のPLAに対する並列故障シミュレーション

    松崎英樹, 森美紀, 庄司隆夫, 井口幸洋, 山田輝彦

    1997年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 大規模PLAのCPLDによる実現のための直列･並列分割

    松島祐介, 松崎英樹, 井口幸洋, 山田輝彦

    1996年8月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • Kleene TDDの性質について

    井口幸洋, 笹尾勤, 松浦宗寛

    1996年7月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 直並列分解によるPLAの面積縮小について

    松島祐介, 井口幸洋, 山田輝彦

    1996年1月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • スタックマシンMUSEの設計―Cコンパイラ作成実習のために―

    鈴木直哉, 井口幸洋

    1995年12月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 畳み込み法を活用したPLAの並列分割

    井口幸洋, 松島祐介, 松崎英樹

    1995年12月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 畳み込み法を活用したPLAの並列分割

    井口幸洋, 松島祐介, 松崎英樹

    1995年9月 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • FPGAを用いた実習用仮想マイクロプロセッサの試作

    鈴木直哉, 井口幸洋, 山田輝彦

    1995年 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • FPGAを用いたディバイスシュミレーションエンジンの試作

    坂東和彦, 井口幸洋, 山田輝彦

    1995年 

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    researchmap

  • 大規模メモリの故障情報の一圧縮法

    内田剛, 井口幸洋

    第４５回全国大会  1992年9月  情報処理学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    半導体メモリの大規模化に伴い,テストバーイン装置(以下ではこれを"テスタ"と呼ぶ)も大規模メモリを取り扱うようになってきた.テストの際,各メモリチップの良・不良の判定だけでなく,後で行う故障診断の為に全ての故障情報を記憶しておく必要があるが,この故障情報をそのまま記憶すると大量の記憶装置がテスタ内に必要となり現実的でない.そこで本稿では,この故障情報の圧縮法の提案をする.

    researchmap

  • 二分決定グラフを用いた不確定入力に対する論理関数の評価アルゴリズム

    井口幸洋, 向殿政男

    第４４回全国大会  1992年2月  情報処理学会

    　詳細を見る

    記述言語：日本語   会議種別：口頭発表（一般）  

    ある、n変数の2値論理関数fに対して入力変数のうち幾つかはOまたは1に確定しているが、残りの幾つかの値は不確定、即ち、Oか1か不明であることがある。この様な不確定な入力を含む場合の論理関数の値の定め方と、論理関数が2段のAND-OR論理式によって表現されている時、その値を求めるアルゴリズムについては既に報告されている。一方、AkersやBryantらによって提案されている二分決定グラフを用いた論理関数の表現方法が実際の大規模な論理回路の表現方法として有望視されている。本報告では論理関数の表現方法に二分決定グラフを用いることで、不確定入力に対する論理関数の評価を高速に行うアルゴリズムを提案する。

    researchmap

▼全件表示

受賞

  • 武田研究奨励賞・最優秀研究賞（共同）

    2001年  

    　詳細を見る

共同研究・競争的資金等の研究課題

  • 流星観測システム

    2004年 - 2006年

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • 組込みソフトウェアに関する研究

    2003年

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • メモリテストに関する研究

    2002年

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • リコンフィギャブル・アーキテクチャ

    2000年

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • 論理関数の表現

    1996年

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • 新構造LSI：新構造のLSI回路・デバイス技術・アーキテクチャーからなる次世代LSIの実現（北九州知的クラスタ創生事業、リーダー 笹尾勤教授、九州工業大）

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • 文部科学省知的クラスタ創生事業第2期(研究リーダー：九州工業大笹尾勤教授）

    　 詳細を見る

    資金種別：競争的資金

    researchmap

  • 動的再構成メモリテスタのコンパイラの開発（富士通との共同研究）

    　 詳細を見る

    資金種別：競争的資金

    researchmap

▼全件表示