Organization
Undergraduate School School of Science and Technology Professor
Title
Professor
External link
Degree
-
工学博士 ( 明治大学 )
Education
-
The Open University of Japan Faculty of Liberal Arts Department of Human Development and Education
2001.10 - 2012.9
Country/Region： Japan
-
Meiji University Graduate School, Division of Engineering
1984.4 - 1987.3
Country/Region： Japan
-
Meiji University Graduate School, Division of Engineering
1982.4 - 1984.3
Country/Region： Japan
-
Meiji University Faculty of Engineering
- 1982.3
Country/Region： Japan
Research History
-
Lecturer
2004.2
-
Lecturer
2003.2
-
Associate Professor
2000.10
-
Researcher
1996.4 - 1997.3
-
Lecturer
1993.4 - 2000.9
-
Research Assistant
1989.4 - 1993.3
-
Research Assistant
1987.10 - 1989.3
Professional Memberships
-
IEICE
-
IEEE Computer Society
Committee Memberships
-
多値論理研究会 委員長
2011.10
-
IEICE
2002
Committee type：Academic society
-
電子情報通信学会 論文誌D-I編集委員
2002
Committee type：Academic society
-
IEICE
2000
Committee type：Academic society
-
電子情報通信学会 査読委員
2000
Committee type：Academic society
Papers
-
A heuristic method to find linear decompositions for incompletely specified index generation functions
Tsutomu Sasao, Yuta Urano, Yukihiro Iguchi
The 18th workshop on Synthesis and system Integration of Mixed Information Technologies 143-148 2013.10
-
A Method of Selecting Radices for Non-binary Successive Approximation A/D Converters
Tsutomu Habara, Yukihiro Iguchi
Workshop notes of 22nd International Workshop on Post-Binary ULSI Systems 76-77 2013.5
-
A realization method of fast and dependable programmable logic controllers
R. Kawaguchi, Y. Yamada, K. Takahashi, Y. Urano, Y. Iguchi
Proc. of WRTLT'12 2012.11
-
A Realization Method of Forward Converters from Multiple-Precision Binary Numbers to Residue Numbers with Arbitrary Mutable Modulus
Koki Shirakawa, Takashi Uemura, Yukihiro Iguchi
2011 41ST IEEE INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC (ISMVL) 268 - 273 2011
-
A realization method of fast programmable logic controllers
Kenji Takahashi, Yuji Matsuda, Y. Iguchi
Notes of SEAA2010/DSD2010 Work in Progress Session 3-4 2010.9
-
A realization method of forward converters from multiple-precision binary numbers to residue numbers with arbitrary modulus
Koki Shirakawa, Takashi Uemura, Yukihiro Iguchi
Notes of SEAA2010/DSD2010 Work in Progress Session 1-2 2010.9
-
Development of nonlinear filter bank system for real-time beautification of facial video using GPGPU
Akira Yoda, Yukihiro Iguchi, Kaoru Arakawa
ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies 18 - 23 2010
-
On the complexity of single-digit error detection function in redundant residue number system
T. Sasao, Y. Iguchi
Proc. of 10th EUROMICRO Conference on Digital System Design, Architectures, Methods and Tools 2008.9
-
On designs of radix converters using arithmetic decompositions
Y. Iguchi, T. Sasao, M. Matsuura
Journal of Multiple-Valued Logic 13 ( 4-6 ) 503-520 2007.11
-
Design methods of radix converters using arithmetic decompositions
Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E90D ( 6 ) 905 - 914 2007.6
-
On designs of radix converters using arithmetic decompositions
Y. Iguchi, T. Sasao, M. Matsuura
IEEE, Proc. of 37th Int'l Symposium on Multiple-Valued Logic (ISMVL-2007) 2007.5
-
On designs of radix converters using arithmetic decompositions
On designs of, radix converters using arithmetic decompositions
IEEE Proc. of ISMVL-2006 2006.5
-
A memory-based programmable logic device using look-up table cascade with synchronous static random access memories
Kazuyuki Nakamura, Tsutomu Sasao, Munehiro Matsuura, Katsumasa Tanaka, Kenichi Yoshizumi, Hiroki Nakahara, Yukihiro Iguchi
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS 45 ( 4B ) 3295 - 3300 2006.4
-
A design of AES encryption circuit with 128-bit keys using look-up table ring on FPGA
H Qin, T Sasao, Y Iguchi
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E89D ( 3 ) 1139 - 1147 2006.3
-
On LUT cascade realizations of FIR filters
T. Sasao, Y. Iguchi, T. Suzuki
Proc of Digital System Design (DSD) 2005 2005.9
-
LUT cascades and emulators for realizations of logic functions
T. Sasao, Y. Iguchi, M. Matsuura
Proc. of RM2005 2005.9
-
Hardware to compute Walsh coefficients
Y. Iguchi, T. Sasao
Proc. of IEEE International Symposium on Multiple-Valued Logic-2005 2005.5
-
Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs
K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Qin, Y. Iguchi
Cool Chips VIII, IEEE Symposium on Low-Power and High-Speed Chips 2005.4
-
An FPGA design of AES encryption circuit with 128-bit keys
H. Qin, T. Sasao, Y. Iguchi
Proc. of GLSVLSI 2005 147-151 2005.4
-
A realization of multiple-output functions by a look-up table ring," IEICE Transactions on Fundamentals of Electronics
H. Qin, T. Sasao, M. Matsuura, K. Nakamura, S. Nagayama, Y. Iguchi
IEICE Transactions on Fundamentals of Electronics E87-A ( 12 ) 3141-3150 2004.12
-
Realization of sequential circuits by look-up table ring
T. Sasao, H. Nakahara, M. Matsuura, Y. Iguchi
Proc of IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2004) 2004.7
-
A method to evaluate logic functions in the presence of unknown inputs using LUT cascades,
IEEE Proc. of 34th International Symposium on Multiple-Valued Logic pp.302--308 2004.5
-
Fault diagnosis for RAMs using Walsh spectrum
Atsumu ISENO, Yukihiro IGUCHI, Tsutomu SASAO
IEICE Trans. Information and Systems, E87-D ( No.3 ) 2004.4
-
Fault diagnosis for RAMs using Walsh spectrum
A. Iseno, Y. Iguchi, T. Sasao
Note of 6th International Symposium on Representations and Methodology of Future Computing Technologies (Reed-Muller 2003) 2003.3
-
Evaluation of multiple-output logic functions using decision diagrams
Y. Iguchi, T. Sasao, M. Matsuura
Proc. of ASP-DAC 2003, (Asia and South Pacific Design Automation Conference 2003), 2003.1
-
A design method for irredundant cascades
T. Sasao, M. Matsuura, Y. Iguchi
Proc. of International Symposium on New Paradigm VLSI Computing, Sendai 2002.12
-
Bi-partition of shared binary decision diagrams
M. Matsuura, T. Sasao, J.T. Butler, Y. Iguchi
IEICE Transactions on Fundamentals of Electronics VolE85-A ( 12 ) 2693-2700 2002.12
-
Comparision of decision diagrams for multiple-output logic functions
T. Sasao, Y. Iguchi, M. Matsuura
International Workshop on Logic and Synthesis (IWLS2002) 2002.6
-
Representations of logic functions using QRMDDs
S. Nagayama, T. Sasao, Y. Iguchi, M. Matsuura
IEEE Proc. of 32nd International Symposium on Multiple-Valued Logic (ISMVL-2002) 2002.5
-
A Method for Storing Fail Bit Maps in Burn-in Memory Testers
A. Iseno, Y. Iguchi
Proc. of the The First IEEE International Workshop on Electronic Design, Test and Applications 2002.1
-
Compact BDD representations for multiple-output functions and their applications to embedded system
T. Sasao, M. Matsuura, Y. Iguchi, S. Nagayama
IFIP VLSI-SOC'01 2001.12
-
Bi-partition of shared binary decision diagrams
M. Matsuura, T. Sasao, J.T. Butler, Y. Iguchi
SASIMI-2001 2001.10
-
Realization of multiple-output functions by reconfigurable cascades
Y. Iguchi, T. Sasao, M. Matsuura
IEEE Proc. of International Conference on Computer Design :VLSI in Computers & Processors (ICCD-2001) 2001.9
-
A cascade realization of multiple-output function for reconfigurable hardware
T. Sasao, M. Matsuura, Y. Iguchi
International Workshop on Logic and Synthesis (IWLS01), 2001.6
-
決定グラフに基づく論理関数の評価システム
井口, 笹尾, 松浦, 伊勢野
電子情報通信学会論文誌 Vol.J84-DI ( 6 ) 523-530 2001.6
-
An Algorithm for Storing Fail-Bitmaps of Megabit RAMs
ISENO Atsumu, IGUCHI Yukihiro, AOKI Takashi, YOKOYAMA Haruo
Memoirs of the Institute of Sciences and Technology, Meiji University 第38冊・No.6 59-67 - 69 2000.6
-
A hardware simulation engine based on decision diagrams
Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura, Atsumu Iseno
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC 73 - 76 2000
-
Implementation of Multiple-Output Logic Functions based on PQMDDs
Yukihiro IGUCHI(Meiji Uni, Tsutomu SASAO(Kyushu, Institute of Technology, Munehiro MATSUURA(Kyushu, Institute of Technology
Proc of International Symposium on Multiple Valued Logic 2000
-
入力の一部が不明である場合の論理関数のハードウェアを用いた評価法
井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総
電子情報通信学会電子情報通信学会論文誌D-1 Vol.J-82-D-1・No.7 834-842 1999.7
-
Realization of Regular Ternary Logic Functions using Double-Rail Logic
Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura, Atsumu Iseno
Proc.of ASP-DAC'99 372 1999.1
-
On Properties of Kleene TDDS
IEICE Trans INF and Systems E81-D ( 7 ) 1998
-
On Decomposition of Kleene TDDS
Yukihiro Iguchi, Tsutomu Sasao, Munehiro Matsuura
IEEE Proc.of 6th Asian Test Symposium 417(234-239) 1997.11
-
On Properties of kleene TDDs
Yukihiro Iguchi, 笹尾勤, 松浦宗寛
IEICE , IPSJ , ACM , and IEEEProc.Of ASP-DAC'97 473-476 1997.1
-
不確定入力に対する論理関数の値の定義とその計算アルゴリズム
井口幸洋, 向殿政男
明治大学理工学研究報告 第9号 37-47 1993
-
静的論理ハザードの構成問題とその最小化
井口幸洋, 向殿政男
電子情報通信学会論文誌 76-D No.12 655-665 1993
-
二分決定木を用いた不確定入力に対する論理関数の値の計算アルゴリズム
井口幸洋, 向殿政男
明治大学理工学研究報告 第9号 49-61 1993
-
Maximum PLA folding using inverters
Yukihiro Iguchi, 向殿政男
Scripta Technica,IncSystems and Computers in Japan Vol.20 No.4 1-8 1989
-
PLAのインバータを用いた最適畳み込み
井口幸洋, 向殿政男
電子情報通信学会論文誌 71-D NO.4 693-700 1987
-
FPLAのワンカット行畳み込み
井口幸洋, 向殿政男
情報処理学会論文誌 27-12 1155-1161 1986.12
-
PLAのインバータを用いた畳み込み
井口幸洋, 向殿政男
情報処理学会論文誌 27-8 829-836 1986.8
Books
-
LSIテスティングハンドブック
LSIテスティング学会編, 中前他分担執筆, 井口他（ Role： Joint author）
オーム社 2008.11 （ ISBN:9784274206320 ）
Presentations
-
FPGAによる遠赤外線画像歩行者行動検出システム
下田 聖, 竹内信喜, 井口幸洋, 小野 治
平成25年電気学会全国大会 2013.3 電気学会
-
逐次比較型1.9 ビットA/D コンバータ出力から2 進数への変換回路の構成法
羽原務, 井口幸洋
総合全国大会 情報システムソサエティ特別企画 2013.3 電子情報通信学会
-
ノンバイナリA/Dコンバータ出力から2進数へ変換する方法について
井口幸洋, 羽原務
Design and Test Colloquium (DTC'13) 2013.3
-
有害画像の判定方法とその実装(2)
古谷竜実, 高山朱門, 井口幸洋
第26回多値論理とその応用研究会 2013.1 電子情報通信学会
-
MSP430を用いた超低消費電力高速プログラマブル・ロジック・コントローラの提案
山田陽平, 浦野雄太, 井口幸洋
第14回DSPS教育会議 2012.9
-
高速プログラマブル・ロジック・コントローラの実現法(7)
石田篤志, 山田陽平, 川口亮二, 井口幸洋
総合全国大会 2012.3 電子情報通信学会
-
遠赤外線画像による歩行者検出システムのFPGAによる実現
茅原健悟, 井口幸洋, 小野治
総合全国大会 情報システムソサエティ特別企画 2012.3 電子情報通信学会
-
1.9ビットＡ／Ｄコンバータ出力から２進数への変換について
Design and Test Colloquium (DTC'12) 2012.3
-
高速ＰＬＣ用コンパイラの実現
山田陽平, 高橋賢治, 石田篤志, 井口幸洋
第25回多値論理とその応用研究会講演プログラム 2012.1 電子情報通信学会
-
有害画像の検出方法とその実装
古谷竜実, 伊藤一輝, 北見謙典, 井口幸洋
第25回多値論理とその応用研究会講演プログラム 2012.1 電子情報通信学会
-
プログラマブル・ロジック・コントローラのＮＰＮ同値類を利用した高速化
山田陽平, 高橋賢治, 石田篤志, 井口幸洋
第34回多値論理フォーラム 2011.9 多値論理研究会
-
GPUを用いたε-フィルタバンク顔画像美肌化処理システムの動的実現法
依田融, 井口幸洋, 荒川薫
第13回DSPS教育者会議 2011.9 ディジタル信号処理の教育を考える会主催，IEEE CAS Society Japan Chapter and IEEE SP Society Japan Chapter共催
-
ε-フィルタバンクを用いた顔画像美肌化処理システムのFPGAによる実現
西川博貴, 依田融, 井口幸洋, 荒川薫
第13回DSPS教育者会議 2011.9 ディジタル信号処理の教育を考える会主催，IEEE CAS Society Japan Chapter and IEEE SP Society Japan Chapter共催
-
PSoC を用いた一人暮らし高齢者見守りシステムの構築
鈴木 潤, 茅原健悟, 西山 翼, 井口幸洋
総合大会 情報・システムソサイエティ企画ポスターセッション 2011.3 電子情報通信学会
-
エステティック・フィルタのFPGA を用いた実現法
加藤雄大, 西川博貴, 井口幸洋, 荒川薫
総合大会 情報・システムソサイエティ企画ポスターセッション 2011.3 電子情報通信学会
-
フィルタ処理を目的としたＣＵＤＡ用コンパイラについて
井口幸洋, 依田融
Design and Test Colloquium (DTC'11) 2011.2 DTC
-
GPU上のフィルタバンク再構成のためのJITコンパイラシステム
依田融, 井口幸洋
ハイパフォーマンスコンピューティングと計算科学シンポジウム HPCS2011 2011.1 情報処理学会
-
任意の基底を持つ剰余数から多倍長2進数へのリバース・コンバータの構成法
白川宏樹, 植村貴士, 井口幸洋
総合大会 第24回多値論理とその応用研究会 2011.1 電子情報通信学会
-
多倍長2進数から任意の基底を持つ剰余数への基底変換回路の構成法
白川宏樹, 植村貴士, 井口幸洋
第33回多値論理フォーラム 2010.9 多値論理研究会
-
高速プログラマブル・ロジック・コントローラのアーキテクチャとＦＰＧＡ実現
井口幸洋, 笹尾勤, 松田雄二, 櫻井智康, 高橋賢治
2009年Design & Test Colloquium(DTC'09) 2009.3
-
高速プログラマブル・ロジック・コントローラの実現法(2)
松田雄二, 櫻井智康, 高橋賢治, 田中亮平, 井口幸洋
電子情報通信学会2009年総合大会 2009.3 電子情報通信学会
-
ε-フィルタバンクのFPGA実現と顔画像美肌化への応用
板谷晋平, 井口幸洋, 荒川 薫
電子情報通信学会2009年総合大会 2009.3 電子情報通信学会
-
［特別講演］FPGAの組込みメモリを活用したシステム実現
井口幸洋
電子情報通信学会スマートインフォメディア研究会 2009.3 電子情報通信学会
-
冗長剰余数系における単一桁誤り検出回路の実現法
井口幸洋, 笹尾勤, 清水大和, 中和仁志
第60回ＦＴＣ研究会 2009.1 ＦＴＣ研究会
-
ε-フィルタのFPGA実現と顔画像美肌化への応用
板谷晋平, 馬志端, 井口幸洋, 荒川薫
ソサエティ大会 A-20-1 2008.9 電子情報通信学会
-
デジタルカメラによる太陽黒点観測システムの開発
松本孝, 川市役所, 矢澤辰徳, 竹田育弘, 井口幸洋, 明治大学理工学部情報科
2006年秋季年会Y10b, p. 285 2006.9 日本天文学会
-
算術分解を用いた基数変換回路の構成法
井口幸洋, 笹尾勤, 松浦宗寛
ディペンダブルコンピューティング研究会 2006.8 電子情報通信学会
-
流星の自動検出プログラムの開発
竹田育弘, 井口幸洋
2005年秋季年会 2005.10 日本天文学会
-
Walsh係数を計算するハードウェアについて
井口幸洋, 笹尾 勤
VLSI設計技術研究会 2005.3 電子情報通信学会
-
FIRフィルタの算術分解を用いたLUTカスケードによる実現, 電子情報通信学会 リコンフィギャラブルシステム研究会
笹尾勤, 井口幸洋, 鈴木隆広
2005.3
-
ルックアップ・テーブル・リングを用いた128ビットキーを もつＡＥＳ暗号化回路の設計,電子情報通信学会 VLSI設計技術研究会
覃輝,笹尾勤, 井口幸洋
2005.1
-
LUTカスケードアーキテクチャによるプログラム可能LSIの開発, 電子情報通信学会、第2種研究会・第8回システムLSIワークショップ, ポスターセッション
田中克征, 吉住謙一, 中村和之, 笹尾勤, 松浦宗寛, Qin Hui, 井口 幸洋
2004.9
-
LUTリングを用いたプログラマブル・コントローラの構成法 （電子情報通信学会 第2種研究会 リコンフィギャラブルシステム研究会）
井口幸洋, 鈴木隆広, 笹尾 勤
2004.9
-
順序回路型ＬＵＴカスケードによる多出力論理関数の実現(EDS&Fari University Plaza出展)
井口幸洋, 笹尾勤, 中村和之, 松浦宗寛, 永山忍, Hui QIN
2004.1
-
入力の一部が不明である場合の論理関数のＬＵＴカスケードを用いた評価法、ＦＴＣ研究会、２００４年１月２２日〜２４日、（函館）
井口, 笹尾, 松浦
2004.1
-
順序回路方式LUTカスケードについて(電子情報通信学会、第２種研究会・第７回システムLSIワークショップ）
Quin Hui, 笹尾 勤, 松浦宗寛, 永山 忍, 中村和之, 井口幸洋
2004.1
-
順序回路方式LUTカスケードにおけるメモリパッキングについて( 電子情報通信学会VLSI設計技術研究会 VLD2003-109, pp.235-240)
草野将樹, 笹尾勤, 松浦宗寛, 井口幸洋
2003.11
-
音声認識ブラウザとその生成システム(多値論理研究会第４号）
伊勢野, 井口, 笹尾
2003.9
-
LUTカスケード・アーキテクチャについて(多値論理研究会第４号）
井口, 笹尾
2003.9
-
LUTカスケードアーキテクチャについて（リコンフィギャラブルアーキテクチャ研究会熊本）
井口, 笹尾
2003.9
-
LUTカスケード・アーキテクチャについて(電気学会 電子・情報・システム部門大会、MC2-4)
井口, 笹尾
2003.8
-
新構造LSI―メモリ構造をした最構造可能論理素子とその論理合成法― 産学連携による九州産業クラスラー・知的クラスター合同発表会（博多）
笹尾勤, 中村和之, 梶原誠司, 井口幸洋
2003.5
-
Walsh変換を用いた半導体メモリの故障診断法
伊勢野, 井口,笹尾
2002.11
-
メモリ構造をしたプログラム可能論理素子とその論理合成法
笹尾勤, 九州工業大, 授, 中村和之, 教授, 梶原誠司, 九州工業大, 助教授, 松浦宗寛, 州, 官, 井口幸洋
2002.11
-
BDD を用いた多出力論理関数の評価法に関する検討
松浦宗寛, 井口幸洋, 笹尾勤
2002.1
-
QRMDDを用いた論理関数の表現法について
永山忍, 笹尾勤, 井口幸洋, 松浦宗寛
2002.1
-
多出力関数のカスケード実現と再構成可能ハードウェアによる実現
井口幸洋, 笹尾勤, 松浦宗寛, 永山忍
2001.4
-
TDMによる多出力LUT回路網の実現法
笹尾勤, 授, 松浦宗寛, 井口幸洋
2000.11
-
シミュレーションエンジンの最近の状況
井口幸洋
2000.3
-
決定グラフに基づいてたシミュレーション･エンジン
井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総
日本エレクトロニクスショー協会EDA Techno Fair 2000 ユニバーシティプラザ大学研究室による研究発表資料集 2000.1 日本エレクトロニクスショー協会EDA Techno Fair 2000 ユニバーシティプラザ大学研究室による研究発表資料集
-
バーンインメモリテスタ向き故障情報格納アルゴリズム
伊勢野総, 井口幸洋, 横山治男, 日本エンジニアリング
2000
-
PQMDDを用いた多出力論理関数の実現
井口幸洋, 笹尾勤, 松浦宗寛
1999.11
-
ハードウェアを用いた論理関数の評価
井口幸洋, 笹尾勤, 松浦宗寛, 伊勢野総
1999.7
-
大規模なAND -OR論理のCPLDによる一実現法
東健一郎, 井口幸洋, 山田輝彦
1999.4
-
決定図に基づいたシミュレーション･エンジン
伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛
1999.3
-
サイクルベース･シミュレーション･エンジンの一構成法
伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛
1998.12
-
軍人将棋の思考アルゴリズムとハードウェア化の検討
井上崇生, 井口幸洋
1998.12
-
デバイス･シミュレーション･エンジンの一構成法
冨田栄作, 山本利雄, 井口幸洋
1998.12
-
サイクルベース･シミュレーション･エンジンの一構成法
伊勢野総, 井口幸洋, 笹尾勤, 松浦宗寛
1998.11
-
二線式論理を用いた正則三値論理関数の実現法
井口幸洋, 笹尾勤, 松浦宗寛
1998.7
-
XILINX FPGAへの接続(パルテノン講習会）
井口幸洋, 早瀬智康, 山本利雄
1998.7
-
二線式論理を用いた正則三値関数の実現法
井口幸洋, 笹尾勤, 松浦宗寛
1998.3
-
大規模なAND -OR論理をCPLDで実現する一手法
東健一郎, 井口幸洋, 山田輝彦
1998.1
-
メモリバーンイン装置のテストパターン生成･制御回路のFPGAによる実現
井口幸洋, 来住野知臣, 横山治男
1997.10
-
Kleene TDDの論理シミュレーションへの応用について
井口幸洋, 笹尾勤, 松浦宗寛
1997.7
-
メモリバーンイン装置のテスト生成制御回路のFPGAによる実現
井口幸洋, 笹尾勤, 松浦宗寛
1997.7
-
半導体メモリの故障情報格納法について
井口幸洋, 笹尾勤, 青木貴史
1997.4
-
相互に接続されたPLAに対する並列故障シミュレーション
庄司隆夫, 森美紀, 松崎英樹, 井口幸洋, 山田輝彦
1997.3
-
分解されたPLAのテスタビリティについて
森美紀, 庄司隆夫, 松崎英樹, 井口幸洋, 山田輝彦
1997.3
-
CPLD用PLAの分解についての一検討
松島祐介, 清水郷史, 松崎英樹, 井口幸洋, 山田輝彦
1997.3
-
Kleene TDDを用いた論理シミュレータとその評価法について
井口幸洋, 笹尾勤, 松浦宗寛
1997.1
-
相互に接続された複数のPLAに対する並列故障シミュレーション
松崎英樹, 森美紀, 庄司隆夫, 井口幸洋, 山田輝彦
1997.1
-
大規模PLAのCPLDによる実現のための直列･並列分割
松島祐介, 松崎英樹, 井口幸洋, 山田輝彦
1996.8
-
Kleene TDDの性質について
井口幸洋, 笹尾勤, 松浦宗寛
1996.7
-
直並列分解によるPLAの面積縮小について
松島祐介, 井口幸洋, 山田輝彦
1996.1
-
スタックマシンMUSEの設計―Cコンパイラ作成実習のために―
鈴木直哉, 井口幸洋
1995.12
-
畳み込み法を活用したPLAの並列分割
井口幸洋, 松島祐介, 松崎英樹
1995.12
-
畳み込み法を活用したPLAの並列分割
井口幸洋, 松島祐介, 松崎英樹
1995.9
-
FPGAを用いた実習用仮想マイクロプロセッサの試作
鈴木直哉, 井口幸洋, 山田輝彦
1995
-
FPGAを用いたディバイスシュミレーションエンジンの試作
坂東和彦, 井口幸洋, 山田輝彦
1995
-
大規模メモリの故障情報の一圧縮法
内田剛, 井口幸洋
第４５回全国大会 1992.9 情報処理学会
-
二分決定グラフを用いた不確定入力に対する論理関数の評価アルゴリズム
井口幸洋, 向殿政男
第４４回全国大会 1992.2 情報処理学会
Awards
-
武田研究奨励賞・最優秀研究賞（共同）
2001
Research Projects
-
流星観測システム
2004 - 2006
Grant type：Competitive
-
Embedded software
2003
Grant type：Competitive
-
メモリテストに関する研究
2002
Grant type：Competitive
-
Reconfigurable architecture
2000
Grant type：Competitive
-
representation of logic functions
1996
Grant type：Competitive
-
新構造LSI：新構造のLSI回路・デバイス技術・アーキテクチャーからなる次世代LSIの実現（北九州知的クラスタ創生事業、リーダー 笹尾勤教授、九州工業大）
Grant type：Competitive
-
文部科学省知的クラスタ創生事業第2期(研究リーダー：九州工業大笹尾勤教授）
Grant type：Competitive
-
動的再構成メモリテスタのコンパイラの開発（富士通との共同研究）
Grant type：Competitive
Click to view the Scopus page. The data was downloaded from Scopus API in April 17, 2026, via http://api.elsevier.com and http://www.scopus.com .