配分額：182520000円 （ 直接経費：140400000円 、 間接経費：42120000円 ）

光カオスを用いた高速意思決定システムへの高速電子回路の適用について、選択回路と短パルス発生回路を組み合わせた処理系全体を１つの集積回路とすることを目指して、まずシステム全体をブレッドボード上で個別の電子回路によって組み上げ、電子回路全体の機能検証を実施し、アーキテクチャの妥当性を確認した。これと並行して、個別の回路ブロックの詳細な機能評価や性能の検証を進めている。一例として、比較回路において、入力カオス信号がしきい値電圧とほぼ同じ値の付近の場合に出力が不定になる現象や、実際の回路に寄生的なキャパシタやインダクタによって動作遅延の影響が生じることが分かっており、それらがシステム全体に及ぼす影響を検証した。この他にも、履歴回路に入力する短パルス波形の形状や、履歴回路の非線形性がシステムに与える影響等についても、回路シミュレータ（SPICE）とシステムシミュレータ（MATLAB）を組み合わせたシミュレーション環境を構築して検証し、いずれもアナログシステムのロバスト性が確認された。
光リザバーと積和演算集積回路の融合について、ギルバートセル型のアナログ積和演算回路を65nmルール集積回路で設計し、入出力特性をシミュレーションした。アナログ回路がもつ非線形性や、積の重み係数の量子化誤差などがシステム動作に及ぼす影響について数値計算によって解析した。理想値と比較してある程度の違いはみられるものの、システムの機能としては問題ない程度であることを確認した。
光カオスを用いた高速乱数生成への集積回路の適用については、XOR回路やサンプリング回路を集積回路について、アナログ特性を考慮して最適設計した回路を65nmルールで設計してTSMC社で試作し、各機能ブロックの動作検証を行いながら、性能確認を実施している。

researchmap