"Fault Analysis of Interconnect Opens in 90nm CMOS ICs with Device Simulator"

Masaki Hashizume, Yuichi Yamada, Hiroyuki Yotsuyanagi (The University of Tokushima, Japan), Toshiyuki Tsutsumi, Koji Yamazaki (Meiji University, Japan), Yoshinobu Higami, Hiroshi Takahashi, Yuzo Takamatsu (Ehime University, Japan)

Proceesings of "The 23rd International Technical Conference on Circuits/Systems, Computers and Communications" (ITC-CSCC2008)   249-252   2008年7月

"Comparison of Four-terminal DG MOSFET Compact Model with Thin Si channel FinFET Devices"

T. Nakagawa, T. Sekigawa, T. Tsutsumi, Y. Liu, M. Hioki, S. O’uchi, H. Koike

Technical Proceedings of the 2008 NSTI-Nanotech 208   3   861-864   2008年6月

"Construction of a Compact Modeling Platform and Its Application to the Development of Multi-Gate MOSFET Models for Circuit Simulation"

M. Miura-Mattausch, M. Chan, J. He, H. Koike, H.J. Mattausch, T. Nakagawa, Y.J. Park, T. Tsutsumi, Z. Yu

Technical Proceedings of the 2008 NSTI-Nanotech 208,   3   764-769   2008年5月

"Suppression of Intrinsic Delay Variation in FPGAs using Multiple Configurations"

ACM Transactions on Reconfigurable Technology and Systems (TRETS), Volume 1, Issue 1, (March 2008), pp.3.1-3.31   2008年3月

"Double-Gate MOSFET Compact Model ans its implementation in Verilog-A"

The Proceedings of The 5th International Workshop on Comact Modeling (IWCM 2008), pp.17-23.   2008年1月

"Construction of a Compact Modeling Platform and Its Application to the Development of Multi-Gate MOSFET Moddels for Circuits Simulation"

The Proceedings of The 5th International Workshop on Comact Modeling (IWCM 2008), pp.1-4.   2008年1月

"Power Configurable Block Array Connected in Series as First Prototype Flex Power FPGA Chip"

ICFPT2007, International Conference on Field-Programmable Technology 2007, Poster P2-5, 1-4244-1472-5/07.   2007年12月

"Optimization of the Body Bias Voltage Set (BBVS) for Flex Power FPGA"

IEICE Transactions on Information and Systems, Vol.E90-D, No.12 December 2007, pp.1947-1955   2007年12月

"Pleliminary Study of Suppresson of Backscattering Phenomenon from Drain Region on Double Gate MOSFET's Characteristics"

MNC2007, Microprocesses and Nanotechnology 2007, 2007 International Microprocesses and Nanotechnology Conference, 6A-4-31, pp.114-115.   114 - 115   2007年11月

"Clues for Modeling and Diagnosing Open Faults with Considering Adjacent Lines"

The Proceedings of ATS2007 (The 2007 IEEE 16th Asian Test Symposium), pp.39-44   2007年10月

"Backscattered Electrons from a Drain Region in a Silicon Decanano Diode"

Japanese Journal of Applied Physics, Part 1, Vol. 46, No. 9B, 2007, pp. 6208-6212   46 ( 9B )   6208 - 6212   2007年9月

"Test Generation and Diagnostic Test Generation for Open Faults with Considering Adjacent Lines"

The Proceedings of DFT2007 (The 22nd IEEE International Symposiumon Defect and Fault Tolerance in VLSI Systems), pp.243-251   2007年9月

「最新SOIデバイス技術と信頼性」("The Latest SOI Device Technology and its Reliability")

日本信頼性学会誌 信頼性 Vol.29 , No.4, pp. 226-233 (Reliability Engineering Association of Japan, Vo.29, No.4, pp.226-233)   2007年7月

"Evaluation of Backscattering Effect on Drain Current in a Silicon Decanano Diode"

Toshiyuki Tsutsumi and Kazutaka Tmomizawa

MNC2006, Microprocesses and Nanotechnology 2006, 2006 International Microprocesses and Nanotechnology Conference, 26C-7-22, pp.140-141.   140-141   2006年10月

"Designing DG MOSFET's Compact Model"

T.Nakagawa, T.Sekigawa, M.Hioki, S.O'uchi, and H.Koike; T.Tsutsumi

Proceesings of the 2006 China-Ireland International Conference on Information and Communications Technologies( CIICT06), pp. 258-261, p.447   256-251, 447   2006年10月

"Analysis of Backscattering Phenomenon from Drain Region in Silicon Decanano Diode"

Toshiyuki Tsutsumi and Kazutaka Tomizawa

Japanese Journal of Applied Physics, Part 1   45 ( 9A )   6786-6789 - 6789   2006年9月

「Flex Power FPGAの回路レベルからチップレベルまでの一貫したシミュレーション評価」"Consistent Simulation Evaluation of Flex Power FPGA from Circuit Level to Chip Level"

日置 雅和, 河並 崇, 堤 利幸, 中川 格, 関川 敏弘, 小池 汎平

電子情報通信学会論文誌 D   J89-D ( 6 )   1071-1081   2006年6月

"Four-Terminal Doubel-Gate Logic for LSTP Applications below 32-nm Technology Node"

S, O'uchi, Y.-X.Liu, M.Masahara, T.Tsutsumi, K.Endo, T.Nakagawa, M.Hioki, T.Sekigawa, H.Koike and E.Suzuki

ICICDT-2006 Proceedigs pp.92-95, ICICDT: International Conference on Integrated Circuits Design and Technology   92-95   2006年4月

"Compact Model for Four-Terminal DG MOSFET"

T.Nakagawa, T.Sekigawa, M.Hioki, S.O'uchi, and H.Koike; T.Tsutsumi

Extended Abstracts of The 3rd International Workshop on Compact Modeling, IWCM'06, pp.15-21   pp.15-21   2006年1月

"Future Devices Expand FPGA into Another Dimension - a Flex Power FPGA case -"

Hanpei Koike, Masakazu Hioki, Takashi Kawanami, Yohei Matsumoto, Toshiyuki Tsutsumi, Tadashi Nagakaga and Toshihiro Sekigawa

Extended Abstracts of International Symposium on Advanced Reconfigurable Systems, pp.20-31   pp.20-31   2005年12月

"Overview of Flex Power VPR and it's Vth Assignment Algorithm"

T. Kawanami, M. Hioki, Y. Matsumoto, T. Tsutsumi, T. Nagakaga, T. Sekigawa, and Koik

Extended Abstracts of International Symposium on Advanced Reconfigurable Systems, Non-Printed   2005年12月

"Device Parameter Extraction from Fabricated Double-Gate MOSFETs"

Toshiyuki Tsutsumi, etc

NANOTECH 2005 Volume 2, Technical Proceedings of the 2005 Nanotechnology Conferech and Trade show, pp. 187-190   2   pp. 187-190   2005年4月

"Compact Model for Ultra-Short Channel Four-Terminal DG MOSFETs for Exploring Circuit Characteristics"

T. Nakagawa, T. Sekigawa, T. Tsutsumi, M. Hioki, E. Suzuki and H. Koike

NANOTECH 2005 Volume 2, Technical Proceedings of the 2005 Nanotechnology Conferech and Trade show, pp. 183-186   2   pp. 183-186   2005年4月

"Preliminary Evaluation of Flex Power FPGA: A Power Reconfigurable Architecture with Fine Granularity"

Takashi KAWANAMI, Masakazu HIOLI, Hiroshi NAGASE, Toshiyuki TSUTSUMI, Tadashi NAKAGAWA, Toshiro SEKIGAWA, Hanpei KOIKE

IEICE Transactions on Information and Systems   E87-D ( 08 )   pp.2004-2010   2004年8月

"4-Terminal FinFETs with High Threshold Voltage Controllability"

Y.X.Liu, M.Masahara, K.Ishii, T.Sekigawa, H.Takashima, H.Yamauchi, T.Tsutsumi, K.Sakamoto and E.Suzuki

Conference Digest of Device Research Conference   207-208   2004年6月

"Can A Cool Chip Be Hot? Yes, Flex Power FPGA Can."

Masakazu HIOKI, Takashi KAWANAMI, Toshiyuki TSUTSUMI, Tadashi NAKAGAWA, Toshiro SEKIGAWA, and Hanpei KOIKE

Cool Chips VII Proceedings   1   77   2004年4月

"Can A Cool Chip Be Hot? Yes, Flex Power FPGA Can."

Masakazu HIOKI, Takashi KAWANAMI, Toshiyuki TSUTSUMI, Tadashi NAKAGAWA, Toshiro SEKIGAWA, and Hanpei KOIKE

Cool Chips VII Proceedings   1   49-57   2004年4月

「しきい値電圧制御可能な４端子FinFETの作製電気特性 」

産業技術総合研究所 明治大学 柳永員, 昌原明植, 石井賢一, 堤利幸, 関川敏弘, 高嶋秀則, 山内洋美, 鈴木栄一

第51回応用物理学関係連合講演会 講演予稿集 応用物理学   No.2   30p-ZH-11.p.977   2004年3月

"Improved Compact Model for Four-Terminal DG MOSFETs"

T.Nakagawa, T.Sekigawa, T.Tsutsumi, M.Hioki, E.Suzuki, and H.Koike

NANOTECH 2004 Volume 2,Technical Proceedings of the 2004 Nanotechnology Conferech and Trade show,Defense Advanced Research Projects Agency (DARPA)   159-16   2004年3月

"Preliminary Performance Analysis of Flex Power FPGA a Power Reconfigurable Device with Fine Granularity"

Takashi Kawanami, Masakazu Hioki, Hiroshi Nagase, Toshiyuki Tsutsumi, Tadashi Nakagawa, Toshihiro Sekigawa and Hanpei Koike

The Proceedings of FPGA2004:ACM/SIGDA Twelfth ACM International Symposium on Field-Programmable Gate ACM SIGDA   57   2004年2月

"XMOS Compact Modeing and its Important Role in Vertically Integrated Novel Device Reseach

The Proceedings of ASP-DAC 2004(Asia and South Pacific Design Automation Conference 2004),IEEE Electron Devices Society   pp14-17   2004年1月

"Cross-Sectinal Channel Shape Dependence of Short-Channel Effects in Fin-Type Double-Gate Metal Oxide Semiconductor Field-Effect Transistors"

Yongxun LIU, Kenichi ISHII, Meishoku MASAHARA, Toshiyuki TSUTSUMI, Hedenori TAKASHIMA, Hiromi YAMAGUCHI and Eiichi SUZUKI

Japanese Journal of Applied Physics, Part 1   43 ( 4B )   2151-2155   2004年

"Flexible threshold voltage FinFETs with independent double gates and an ideal rectangular cross-section Si-Fin channel

Liu, Y. X.Masahara, M.Ishii, K.Tsutsumi, T.Sekigawa, T.Takashima, H.Yamauchi, H.Suzuki, E.

2003 IEEE IEDM(International Electron Devices Meeting),IEDM '03 Technical Digest,the IEEE Electron Devices Society   pp986-989   2003年12月

"Systematic Electrical Characteristics of Ideal Rectangular Cross Section Si-Fin Channel Double-Gate MOSFETs Fabricated by a Wet Process"

Yongxun LIU, Kenichi ISHII, Toshiyuki TSUTSUMI, Meishoku MASAHARA, Toshihiro Sekigawa, Kunihiro Sakamoto, Hedenori TAKASHIMA, Hiromi Yamauchi, and Eiichi SUZUKI

IEEE Transactions on Nanotechnology,The IEEE Electron Devices Society   Vol.2 ( No.4 )   pp198-204   2003年12月

"An Experimental Study of The Cross-Sectional Channel Shape Dependence of Shot-Channe Effects in Fin-Type Double-Gate MOSFETs"

Y.X.Liu, K.Ishii, M.Masahara, T.Tsutsumi, H.Takashima, and E.Suzuki

Extended Abstracts of the 2003 International Coference on Solid State Dvices and Materials,The Japan Society of Applied Physics   pp284-285   2003年9月

"Ideal Rectangular Cross-Section Si-Fin Channel Doble-Gate MOSFETs Fabricated Using Orientation-Dependent Wet Etching"

Yongxun Liu, Kenichi Ishii, Toshiyuki Tsutsumi, Meishoku Masahara, and Eiichi Suzuki

IEEE Electron Devices Lette,The IEEE Electron Devices Society   Vol.24 ( No.7 )   pp484-486   2003年7月

"Electrical Property of Ideal Rectangular Si-Fin Channel Double-Gate MOSFETs"

Y.X.Liu, K.Ishii, T.Tsutsumi, M.Masahara, T.Sekigawa, K.Sakamoto, H.Takashima, and E.Suzuki

Abstracts of 2003 Silicon Nanoelectronics Workshop,A Satellite Conference of the VLSI Symposium,The IEEE Electron Devices Society   pp64-65   2003年6月

Fin-Type Double-Gate Metal-Oxide and Semiconductor Field-Effect Transistors Fabricated by Orientation-Dependent Etching and Electron Beam Lithography

Yougxun LIU, Kenichi ISHII, Toshiyuki TSUTSUMI, Meishoku MASAHARA, Hedenori TAKASHIMA, and Eiichi SUZUKI

Japanese Journal of Applied Physics,The IEEE Electron Devices Society   Part1,Vol.42 ( No.6B )   pp4142-4146   2003年6月

"Multi-Fin Double-Gate MOSFET Fabricated by Using(110)-Oriented SOI Wafers and Orientation-Dependent Etching"

Y.Liu, K.Ishii, T.Tsutsumi, M.Masahara, H.TAKASHIMA, and E.SUZUKI

The Proceedings of the 203rd Meeting of the Electrochemical Society,The Electrochemical Society   p876   2003年4月

Electrical and Geometrical Properties of a Quantum Nanowire Device Fabricated by an Inorganic EB Resist Process

Toshiyuki TSUTSUMI, Kenichi ISHII*(AIST主任研究員), Hiroshi HIROSHIMA*(AIST主任研究員), Seigo KANEMARU*(AIST主任研究員), Eiichi SUZUKI*(AIST副部門長), Kazutaka TOMIZAWA

The Japan Society of Applied Physics, the IEEE Electron Devices SocietyDigest of Papers: 2001 International Microprocess and Nanotechnology Conference,Kunibiki Messe, Matsue-shi, Simane, Japan   70-71 - 171   2001年10月

「デバイス特性によるSiナノ細線の評価と自己抑止酸化による細線幅の改善」(学会誌)

堤利幸(助手), 鈴木英一*(電総研・主任研究官), 石井賢一*(電総研・主任研究官), 金丸正剛*(電総研・主任研究官), 廣島洋*(電総研・主任研究官), 冨澤一隆(教授)

電気学会電気学会電子・情報・システム部門誌(論文誌)C   121巻3号   515-523   2001年3月

'Evaluation of Si Nanowires by Device Characteristics and Improvement in Unniformity of Si Nanowire Width Using Self-Iimiting Oxidation'(国際学会議事録)

T. TSUTSUMI(助手), E. SUZUKI*(ETL・主任研究官), K. ISHII*(ETL・主任研究官), S. KANEMARU*(ETL・主任研究官), H. HIROSHIMA*(ETL・主任研究官), K. TOMIZAWA(教授)

Research and Development Association for Future Electron Devices(FED)Extended Abstracts of 4th International Workshop on Quantum Functional Devices,   97-98   2000年11月

'Properties of Si nanowire devices fabricated by using an inorganic EB resist process'(学術雑誌)

T. TSUTSUMI(助手), E. SUZUKI*(ETL・主任研究官), K. ISHI*(ELT・主任研究官), H. HIROSHIMA*(ETL・主任研究官), M. YAMANAKA*(ETL・主任研究官), I. SAKATA*(ETL・主任研究官), S. Hazra*(ETL・主任研究員), K. TOMIZAWA(教授)

Academic PressSuperlattices and Microstructures   Vol.28 №5/6 ( 5-6 )   453-460 - 460   2000年11月

'Spectroscopic Ellipsometry Studies on Ultrathin hydrogenated Amorphous Silicon Films Prepared by Themal Chemical Vapor Deposition'(学会誌)

S. HAZRA*(ETL・STA fellow), M.YAMANAKA*(ETL・主任研究員), I. SAKATA*(ETL・主任研究員), T, TSUTSUMI(助手), T. MAEDA*(ETL・研究官), E. SUZUKI*(ETL・主任研究官)

The American Vacuum Society, the American Institute of PhysicsJapanese Journal of Applied Physics   Part1, Vol.39 №11 ( 11 )   6196-6201 - 6201   2000年11月

'Fabrication technology of a Si nanowire memory transistor using an inorganic electron beam resist process'(学会誌)

T. TSUTSUMI(助手), K. ISHII*(ETL・主任研究官), H. HIROSHIMA*(ETL・主任研究官), S. HAZRA*(ETL・STA fellow), M. YAMANAKA*(ETL・主任研究官), I. SAKATA*(ETL・主任研究官), H. TAGUCHI*(Science Univ of Tokyo・大学院生), 他2名

The American Vacuum Society, the American institute of PhysicsJournal of Vacuum Science & Technology B   Vol.18 №6 ( 6 )   2640-2645 - 2645   2000年11月

「弾性本棒における縦振動のレーザー光による視覚化」(学会誌)

松本皓永(助教授), 増田勤, 堤利幸(助手)

日本物理教育学会物理教育学会誌   第48巻 第4号   310-314   2000年9月

'Single electron memory characteristic of silicon nanodot nanowire transistor'(学会誌)

T. TSUTSUMI(助手), K. ISHII*(ETL・主任研究官), E. SUZUKI*(ETL・主任研究官), H. HIROSHIMA*(ETL・主任研究官), M. YAMANAKA*(ETL・主任研究官), I. SAKATA*(ETL・主任研究官), S. KANEMARU*(ETL・主任研究官), S. Hazra*(ETL・STA fellow), 他2名

The Institution of Electronics EngineersThe IEE Electronics Letters   Vol.36 №15 ( 15 )   1322-1323 - 1323   2000年7月

'Fabrication of Si Nanodot Nanowire Memory Transistors and their Properties'(国際学会議事録)

T. TSUTSUMI(助手), K. ISHII*(ETL・主任研究官), H. HIROSHMA*(ETL・主任研究官), S. KANEMARU*(ETL・主任研究官), T. MAEDA*(ETL・研究官), E. SUZUKI*(ETL・主任研究官), K. TOMIZAWA(教授)

The IEEE Electron Devices Society, the Japan Society of Aplied PhysicsAbstracts of 2000 Silicon Nanoelectronics Workshop, A Satellite Conference of the VLSI Symposium   77-78   2000年6月

「SOI(Silicon On Insulator)デバイス技術と信頼性」

セミナー講師, 技術情報協会 半導体における信頼性向上技術セミナー

2006年2月

「Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について」

河並崇,日置雅和,松本洋平,堤利幸,中川格,関川敏弘,小池汎平

電子情報通信学会技術研究報告 VLD2005-97〜107(VLSI設計技術), pp. 97-107   会技術研究報告 VLD2005-97〜107(VLSI設計技術),   2006年1月

「Flex Power FPGAにおけるしきい値電圧制御粒度の評価」

日置雅和,河並崇,堤利幸,中川格,関川敏弘,小池汎平

電子情報通信学会技術研究報告 RECONF2005-41〜52(リンコンフィギャラブルシステム), RECONF2005-45, pp. 25-3   pp. 25-3   2005年9月

「Flex Power FPGAにおけるしきい値電圧最適化アルゴリズムの検討」

河並崇,日置雅和,堤利幸,中川格,関川敏弘,小池汎平

電子情報通信学会技術研究報告 RECONF2005-41〜52(リンコンフィギャラブルシステム), RECONF2005-46, pp. 31-36   pp. 31-36   2005年9月

「システムレベル設計支援ツールMEISSUTの開発」

西岡聡,橋本忠勝,仁平勝裕,原田晋司,堤利幸

情報処理学会第67回全国大会   1   97-98   2005年3月

「Flex Power VPR の概要」

河並崇,日置雅和,永瀬宏,堤利幸,中川格,関川敏弘,小池汎平

第4回リコンフィギュラブルシステム研究会 論文集   196-203   2003年9月

「13-nmの短形si-Finチャネル断面をもつダブルゲートMOSFET」

産業技術総合研究所 明治大学 柳永員, 石井賢一, 堤利幸, 昌原明植, 高嶋秀則, 鈴木栄一

第64回応用物理学会学術講演会 講演予稿集 応用物理学会   No.2   1p-YD-11/11,p.798   2003年8月

電気学会 「超高速デバイスと関連技術」調査専門委員会 委員

2001年10月

情報処理学会 システムLSI設計技術研究研究会 運営委員

2001年4月

'Development of Silicon Nanowire Devices'

E. SUZUKI*(ETL・主任研究官), T. TSUTSUMI(助手), K. ISHII*(ETL・主任研究官), S. HAZRA*(ETL・STA fellow), I. SAKATA*(ETL・主任研究官), M. YAMANAKA*(ETL・主任研究官), H. HIROSHIMA*(ETL・主任研究官), T. MAEDA*(ETL・研究官), K. TOMIZAWA(教授)

2000年10月

'Fabrication Technology of Si Nanodot Nanowire Memory Transistors Using an Inorganic EB Resist Process'(国際学会議事録)

T. TSUTSUMI(助手), K. ISHII*(ETL・主任研究官), H. HIROSHIMA*(ETL・主任研究官), S. KANEMARU*(ETL・主任研究官), E. SUZUKI*(ETL・主任研究官), K. TOMIZAWA(教授)

The Japan Society of Applied Physics, the IEEE Electron Devices SocietyDigest of Papers: 2000 International Microprocess and Nanotechnology Conference   ( 2 )   182-183   2000年7月

Structural Studies of Ultra-thin amorphous silicon and nanocrystalline silicon by Spectroscopic Ellipsometry(共)

( 2 )   29a-YK-3,869   2000年

「無機EBレジストを用いたSiナノ細線メモリトランジスタの作製」(共)

第47回応用物理学関係連合講演会講演予稿集 応用物理学会 青山学院大学   ( 2 )   29p-C-14,977   2000年

第3回｢量子効果等の物理現象｣シンポジウム予稿集(東京)

Kazutaka Tomizawa*, Toshiyuki Tsutsumi(助手), Kouichirou Tamura*(大学院生)

181   1999年12月

第18回新機能素子｢シンポジウム予稿集(東京)

M.Ogura*, E.Suzuki*, T.Tsutsumi(助手), S.J. Kim*, K.Ishii*, T.Maeda*, T.Sugaya*, S.Kanemaru*, H.Hiroshima*, Y.Sugiyama*

27 - 32   1999年10月

Plane-view observation technique of silicon nanowires by transmission electron

Toshiyuki Tsutsumi(助手), Eiichi Suzuki*, Kenici Isii, Seigo Kanemaru, Tatsuro Maeda*

American Vacuum SocietyJournal of Vacuum Science & Technology B   Vol.17, No.5 ( 5 )   1897-1902 - 1902   1999年9月

High Suppression of the Short-Channel Effect in Ultrathin SOI n-MOSFETs(国際会議)

Eiichi Suzuki*, Kenichi Ishii*, Seigo Kanemaru*, Tatsuro Maeda*, Thoshiro Seikigawa*, Kiyoko Nagai*, Toshiyuki Tsutsumi(助手), Hiroshi Hiroshima

The IEEE Electron Device SocietyProceedings of the 57th Annual Device Reseach Conference, UCSB   32-33 - 33   1999年6月

An Experimental 40-nm Gate Length 4-nm-Thick SOI n-MOSFET(国際会議)

Seigo Kanemaru*, Kenichi Ishii*, Tatsuro Maeda*, Toshiyuki Tsutsumi(助手), Hiroshi Hiroshima*, Eiichi Suzuki*

The Japan Society of Applied Physics and The JapanThe IEEE Electron Device Society1999 Silicon Nanoelectronics Workshop Abstracts, Kyoto   72-73 - 73   1999年6月

Highly Suppressed Threshold Voltage Roll-off Characteristics of the 4 nm-Thick SOI n-MOSFETs in the 40-135 nm Gate Length Regime(国際会議)

Eiichi Suzuki*, Kenichi Ishii*, Seigo Kanemaru*, Tatsuro Maeda*, Toshiyuki Tsutsumi(助手), Kiyoko Nagai*, Toshihiro Sekigawa*, Hiroshi Hiroshima*

The Electrochemical SocietyProceedings of the 9th International Symposium on SOI Technology and Devices, Seatle   99 ( 3 )   260-265 - 265   1999年5月

Fabrication of 40-150 nm Gate Length Ultrathin n-MOSFETs using Epitaxial Layer Transfer SOI Wafers

Kenichi Ishii*, Eiichi Suzuki*, Sigo Kanamaru*, Tatsuro Maeda*, Toshiyuki Tsutsumi(助手), Kiyoko Nagai*, Toshiro Sekkigawa*, Hiroshi Hiroshima*

The Japan Society of Applied Physics,Japanese Journal of Applied Physics   Vol.38 Part1 No.4B ( 4B )   2492-2495 - 2495   1999年4月

Highly Suppressed Short-Channel Effects in Ultrathin SOI n-MOSFETs

Eiichi Suzuki*, Kenici Isii*, Seigo Kanemaru*, Tatsuro Maeda*, Toshiyuki Tsutsumi(助手), Toshihiro Sekigawa*, Kiyoko Nagai*, Hiroshi Hiroshima*

The IEEE Electron Devices SocietyIEEE transactions iof Electron Devices   Vol.47 No.2 ( 2 )   354-359 - 359   1999年2月

「自己抑制酸化を利用して作製したSi極細線の評価」(共)

第60回応用物理学会学術講演会講演予稿集 応用物理学会 甲南大学   ( 2 )   2p-E-8,824   1999年

極短チャネル4nm極薄膜Soln-MOSFETの特性(共著)

第46回応用物理学関係連合講演会講演予稿集   ( 2 )   933(30p-ZM-1)   1999年

透過型電子顕微鏡を用いたSi細線の平面観察技術(共著)

第46回応用物理学関係連合講演会講演予稿集   ( 2 )   1018(29p-ZM-18)   1999年

Fabrication technology of ultrafine SiO_2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer

TSUTSUMI T.

J. Vac. Sci. Technol.   17 ( 1 )   77 - 81   1999年

Evaluation of Silicon Nanowires fabricated by Self-Limiting Oxidation Effect

( 2 )   2p-E-8,824   1999年

Characteristics of ultra-short channel, 4mn-thick ultrathin SOI n-MOSFET

( 2 )   933(30p-ZM-1)   1999年

Plane-view Observation Technique of Silicon Nanowires by Transmission Electron Microscopy

( 2 )   1018(29p-ZM-18)   1999年

Fabrication of 40-150nm Gate Length Ultrathin n-MOSFETs Using ELTRAN SOI Wafers

SUZUKI Eiichi, ISHII Kenichi, KANEMARU Seigo, MAEDA Tatsuro, TSUTSUMI Toshiyuki, NAGAI Kiyoko, SEKIGAWA Toshihiro, HIROSHIMA Hiroshi

Extended abstracts of the ... Conference on Solid State Devices and Materials   1998   320 - 321   1998年

poly-Si膜の側壁酸化を用いた極細線マスクの作成技術

第59回応用物理学会学術講演会 講演予稿集   ( 2 )   711(15p-ZG-13)   1998年

Fabrication Technology of Ultra-fine Mask using Side Oxidation of Poly-Si Layer

( 2 )   711(15p-ZG-13)   1998年

「パイプラインプロセッサ設計教育システムMEIMES-DESIGNの初期開発」

森本智之・中央大学

2005年9月 

「配線系の微細化限界」

セミナー講師 2003 第13回RCJ信頼性シンポジウム信頼性セミナー, 財団法人 日本電子部品信頼性センター

第13回RCJ信頼性シンポジウム信頼性セミナー  2003年11月 

「無機EBレジストを用いたSiナノ細線トランジスタの電気的特性」

◎堤利幸(助手), 鈴木英一*(電総研・主任研究官), 石井賢一*(電総研・主任研究官), 廣島洋*(電総研・主任研究官), 冨澤一隆(教授)

2000年9月 

'Spectroscopic Ellipsometry for the Characterization of the Morphology of Ultra-thin Thermal CVD Amorphous and Nanocrystalline Silicon Thin Films'

◎S. HAZARA*(ETL・STA fellow), M. YAMANAKA*(ETL・主任研究官), I. SAKATA*(ETL・主任研究官), T. TSUTSUMI(助手), T. MAEDA*(ETL・主任研究官), H. TAGUCHI*(Science Univ of Tokyo・大学院生), E. SUZUKI*(ETL・主任研究官)

2000年4月 

'Structural Studies of ultra-thin amorphous silicon and nanocrystalline silicon by Spectroscopic Ellipsometry'

◎S. HAZRA*(ETL・STA fellow), M. YAMANAKA*(ETL・主任研究官), I. SAKATA*(ETL・主任研究官), T. TSUTSUMI(助手), T. MAEDA*(ETL・大学院生), E. SUZUKI*(ETL・主任研究官)

2000年3月 

無機EBレジストを用いたSiナノ細線メモリトランジスタの作製

◎堤利幸(助手), 石井賢一*(電総研・主任研究官), 金丸正剛*(電総研・主任研究官), 廣島洋*(電総研・主任研究官), 鈴木英一*(電総研・主任研究官), 冨澤一隆(教授)

2000年3月 

自己抑制酸化を利用して作成したSi極細線の評価

◎堤利幸(助手), 鈴木英一*, 石井賢一*, 金丸正剛*, 前田辰郎*, 冨澤一隆(教授)

1999年9月 

透過型電子顕微鏡を用いたSi細線の平面観察技術

◎堤利幸(助手), 鈴木英一, 石井賢一, 金丸正剛, 前田辰郎, 冨澤一隆

1999年3月 

極短チャネル4nm極薄膜Soln -MOSFETの特性

◎前田辰郎, 石井賢一, 金丸正剛, 堤利幸(助手), 鈴木英一

1999年3月 

poly -Si膜の側壁酸化を用いた極細線マスクの作成技術

◎堤利幸(助手), 石井賢一, 金丸正剛, 前田辰郎, 鈴木英一, 冨澤一隆

1998年9月 

極微細シリコンデバイスに関する研究

デバイスシミュレーションの研究

極微細シリコンデバイスの研究

Flex Power FPGA チップの設計，テスト及びSupter Flex Power FPGA向けデバイスのモデリングに関する研究

NEDO デバイスモデリングに関する研究

電気学会「超高速デバイスと関連技術」調査専門委員会 委員

2001年10月 - 2003年9月

（財）日本電子部品信頼性センター 故障物理研究委員会 委員

2001年4月